74

CLIPPEDIMAGE= JP02001110828A

PAT-NO: JP02001110828A

DOCUMENT-IDENTIFIER: JP 2001110828 A

TITLE: MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

PUBN-DATE: April 20, 2001

INVENTOR-INFORMATION:

NAME COUNTRY
SHINOKI, HIROYUKI N/A
TOKUSHIGE, TOSHIMICHI N/A
TAKAI, NOBUYUKI N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY SANYO ELECTRIC CO LTD N/A

APPL-NO: JP11291472

APPL-DATE: October 13, 1999

INT-CL (IPC): H01L021/56; H01L021/301; H01L023/12

ABSTRACT:

PROBLEM TO BE SOLVED: To improve the reliability of a chip size package.

SOLUTION: Metal posts 8 are formed to a wafer, and while a tape 21 for dicing

is stuck to the back face of the wafer, the wafer is diced for each chip.

Then, the upper face of the wafer is resin-sealed, and a resin layer R is $\ensuremath{\mathsf{R}}$

polished, and the head parts of the metal posts 8 are exposed. Then, solder

balls are mounted on the metal posts 8, and the wafer is separated into each chip by a dicing process.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-110828

(P2001-110828A)

(43)公開日 平成13年4月20日(2001.4.20)

(51) Int.Cl.7	識別記号	F Į		ラーマコード(参考)
H01L	21/56	HOlL	21/56	R 5F061
	21/301		21/78	Q
	23/12		23/12	L

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号	特展平 11-291472	(71)出願人 000001889 三洋電機株式会社
(22)出顧日	平成11年10月13日(1999.10.13)	大阪府守口市京阪本通2丁目5番5号 (72)発明者 篠木 裕之 大阪府守口市京阪本通2丁目5番5号 三
		洋電機株式会社内 (72)発明者 徳重 利祥智 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内
		(74)代理人 100111383 弁理士 芝野 正雅


最終頁に続く


(54) 【発明の名称】 半導体装置の製造方法


(57)【要約】

【課題】 チップサイズパッケージの信頼性を向上させ

【解決手段】 メタルポスト8を形成した後、ウエハ裏面にダイシング用テープ21を貼付した状態で、各チップ毎にダイシングする。次に、ウエハ上面を樹脂封止した後、この樹脂層Rを研磨して、前記メタルポスト8上に半田ボールを搭載した後、ダイシング工程により各チップ毎に分離するものである。







1

【特許請求の範囲】

【請求項1】 メタルポストを形成した後にウエハ裏面 にダイシング用テープを貼付した状態で各チップ毎にダ イシングする工程と、

前記ウエハ上面を樹脂封止した後に樹脂層を研磨して前 記メタルポストの頭部を露出させる工程と、

前記メタルポスト上に半田ボールを搭載した後にダイシ ングすることで当該ウエハを各チップ毎に分離する工程 とを有することを特徴とする半導体装置の製造方法。

ド層を介して接続され、チップ表面に延在する配線層を 形成する工程と、

前記配線層上に位置するように開口部が形成されたホト レジスト層を形成した後に当該ホトレジスト層を介して 前記配線層上にメタルポストを形成する工程と、

前記ホトレジスト層及びシード層を除去した後にウエハ 裏面にダイシング用テープを貼付した状態で各チップ毎 にダイシングする工程と、

前記ウエハ上面を樹脂封止した後に樹脂層を研磨して前 記メタルポストの頭部を露出させる工程と、

前記メタルポスト上に半田ボールを搭載する工程と、 ダイシングすることで前記ウエハを各チップ毎に分離す る工程とを有することを特徴とする半導体装置の製造方 法。

【請求項3】 前記樹脂封止する際、樹脂を前記ダイシ ング用テープ上の各チップ間に入り込ませることでウエ ハ状態を維持させること特徴とする請求項1あるいは請 求項2に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特にチップサイズパッケージの製造方法に 関する。チップサイズパッケージ (Chip Size Packag e) は、CSPとも呼ばれ、チップサイズと同等か、わ ずかに大きいパッケージの総称であり、高密度実装を目 的としたパッケージである。本発明は、CSPに採用さ れるメタルポスト形成における信頼性向上技術に関する ものである。

[0002]

11 Grid Array)と呼ばれ、面状に配列された複数のハ ンダボールを持つ構造、ファインピッチBGAと呼ば れ、BGAのボールピッチをさらに狭ピッチにして外形 がチップサイズに近くなった構造等が知られている。 【0003】また、最近では、「日経マイクロデバイ ス」1998年8月号 44頁~71頁に記載されたウ エハCSPがある。このウエハCSPは、基本的には、 チップのダイシング前に配線やアレイ状のパッドをウエ ハプロセス (前工程) で作り込むCSPである。この技 術によって、ウエハプロセスとパッケージ・プロセス

(後工程)が一体化され、パッケージ・コストが大幅に 低減できるようになることが期待されている.

【0004】ウエハCSPの種類には、樹脂封止型と再 配線型がある。樹脂封止型は、従来のパッケージと同様 に表面を封止樹脂で覆った構造であり、チップ表面の配 **線層上にメタルポストを形成し、その周囲を封止樹脂で** 固める構造である。

【0005】一般にパッケージをプリント基板に搭載す ると、プリント基板との熱膨張差によって発生した応力 【請求項2】 絶縁層から露出した電極パッド上にシー 10 がメタルポストに集中すると言われているが、樹脂封止 型では、メタルポストが長くなるため、応力が分散され ると考えられている。

> 【0006】一方、再配線型は、図10に示すように、 封止樹脂を使わず、再配線を形成した構造である。つま りチップ51の表面にA1電極52、配線層53、絶縁 層54が積層され、配線層53上にはメタルポスト55 が形成され、その上に半田ボール56が形成されてい る。配線層53は、半田ボール56をチップ上に所定の アレイ状に配置するための再配線として用いられる。

【0007】樹脂封止型は、メタルポストを100μm 程度と長くし、これを封止樹脂で補強することにより、 高い信頼性が得られる。しかしながら、封止樹脂を形成 するプロセスは、後工程において金型を用いて実施する 必要があり、プロセスが複雑になる。

【0008】一方、再配線型では、プロセスは比較的単 純であり、しかも殆どの工程をウエハプロセスで実施で きる利点がある。しかし、なんらかの方法で応力を緩和 し信頼性を高めることが必要とされている。

【0009】また図11は、図10の配線層53を省略 30 したものであり、A 1 電極52が露出した開口部を形成 し、この開口部には、メタルポスト55とアルミ電極5 2との間にバリアメタル58を少なくとも一層形成し、 このメタルポスト55の上に半田ボール56が形成され ている。

[0010]

【発明が解決しようとする課題】ここで、上記したよう なウエハCSPの封止には、例えばエポキシ樹脂を用 い、この樹脂層を研磨して前記メタルポスト55の頭部 を露出させ、ダイシング工程へとプロセスが続くが、こ 【従来の技術】従来、この分野では、一般にBGA(Ba 40 のとき、樹脂ストレスの影響によるウエハの反りが非常 に大きいという問題が発生していた。

> 【0011】そして、このような反りが出たウエハを製 造ライン内で搬送させる場合には、搬送エラーが発生す ることがあった。このことは、ウエハの大口径化が進み ことで、より顕著になる。

> 【0012】また、信頼性向上を図るためにメタルポス トをより高くしたくても、この反りの問題が支障となっ ていた。

[0013]

【課題を解決するための手段】本発明は上記課題に鑑み

07/24/2002, EAST Version: 1.03.0002

てなされ、図8 (a) に示すようにメタルポスト8を形 成した後、ウエハ裏面にダイシング用テープ21を貼付 した状態で、各チップ毎にダイシングする。次に、図8 (b) に示すように全体を樹脂封止する。続いて、図8 (c) に示すように樹脂層Rを研磨して、前記メタルポ スト8の頭部を露出させる。そして、図9(a)に示す ように前記メタルポスト8上に半田ボール12を搭載し た後、図9(b)に示すようにダイシングすることで、 各チップ毎に分離する工程とを有することを特徴とする ものである。

[0014]

【発明の実施の形態】以下、本発明の一実施形態に係る 半導体装置の製造方法について説明する。

【0015】図7に於いて、図番1は、通常のワイヤボ ンディングタイプのICチップに於いて、最上層のメタ ル (ボンディングパッドとしても機能する部分)の部分 であり、このA1電極1のコンタクトホールCが形成さ れる層間絶縁膜を図番2で示す。

【0016】また、このコンタクトホールCの下層に は、メタルが複数層で形成され、例えばトランジスタ (MOS型のトランジスタまたはBIP型のトランジス タ)、拡散領域、ポリSiゲートまたはポリSi等とコ ンタクトしている。

【0017】ここで、本実施例は、MOS型で説明して いるが、BIPでも実施できることは言うまでもない。 【0018】また本構造は、一般には一層メタル、2層 メタル…と呼ばれる I Cである。

【0019】更には、パッシベーション膜を図番3で示 す。ここでパッシベーション膜3は、Si窒化膜、エポ キシ樹脂またはポリイミド樹脂等でなり、更にこの上に 30 は、絶縁樹脂層ァが被覆されている。この絶縁樹脂層ァ は、後述するようにフラット性を実現し、半田ボールの 高さを一定にしている。

【0020】また、A1電極1上には、キャップメタル として窒化Ti膜(TiN)5が形成されている。

【0021】パッシベーション膜3と絶縁樹脂層には、 窒化Ti膜(TiN)5を露出する開口部Kが形成さ れ、ここには、配線層のメッキ電極(シード層)として Cuの薄膜層6が形成される。そしてこの上には、Cu メッキにより形成される配線層7が形成される。

【0022】そして、配線層7を含むチップ全面には、 樹脂から成る樹脂層Rが形成される。ただし、図面上で は省略しているが、樹脂層Rと配線層7、樹脂層Rとメ タルポスト8の界面には後述するように樹脂層RとCu との反応を防止するためのシリコン窒化膜(以下、Si 3N4膜という。)を設けても良い。

【0023】樹脂層Rは、熱硬化性、熱可塑性樹脂であ れば実施可能であり、特に熱硬化性樹脂として、アミッ ク酸フィルム、ポリイミド、エポキシ系の樹脂が好まし い。また熱可塑性樹脂であれば、熱可塑性ポリマー(日 50 ばトランジスタのソース電極、ドレイン電極が一層目の

立化成:ハイマル)等が好ましい。またアミック酸フィ ルムは30~50%の収縮率である。

【0024】ここで、樹脂層Rは、液状のアミック酸を 主材料として用意され、ウエハ全面にスピンオンされ、 厚さ20~60μm程度で形成される。 その後、この樹 脂層Rは、熱硬化反応により重合される。温度は、30 ○℃以上である。しかし、熱硬化前のアミック酸より成 る樹脂は、前記温度の基で非常に活性に成り、Cuと反 応し、その界面を悪化させる問題がある。しかし、配線 10 層の表面に上記Si₃N₄膜を被覆することにより、この Cuとの反応を防止することができる。ここでSi3N4 膜の膜厚は、1000~3000 Å程度である。

【0025】また、Si3N4膜は、バリア性が優れた絶 縁膜で良いが、SiO₂膜は、バリア性に劣る。しか し、SiO2膜を採用する場合は、Si3N4膜よりもそ の膜厚を厚くする必要がある。また、Si3N4膜は、プ ラズマCVD法で形成できるので、そのステップカバレ ージも優れ、好ましい。更に、メタルポスト8を形成し た後、樹脂層Rを被覆するので、前記Si3N4膜を形成 20 するとCuから成る配線層7とアミック酸を主材料とす る樹脂層の反応を防止するばかりでなく、Cuから成る メタルポスト8とアミック酸を主材料とする樹脂層Rの 反応も防止できる。

【0026】 Cuから成るメタルポスト8の上に直接半 田ボールが形成されると、酸化されたCuが原因で半田 ボールとの接続強度が劣化する。また酸化防止のために Auを直接形成すると、Auが拡散されるため、間にN iが挿入されている。NiはCuの酸化防止をし、また AuはNiの酸化防止をしている。従って半田ボールの 劣化および強度の劣化は抑制される。

【0027】ここでNi、Auは、電解メッキで形成さ れるが無電解メッキでも良い。

【0028】最後に、メタルポスト8の頭部に、半田ボ ール12が形成される。

【0029】ここで半田ボールと半田バンプの違いにつ いて説明する。半田ボールは、予めボール状の半田が別 途用意され、メタルポスト8に固着されるものであり、 半田バンプは、配線層7、メタルポスト8を介して電解 メッキで形成されるものである。半田バンプは、最初は 40 厚みを有した膜として形成され、後工程の熱処理により 球状に形成されるものである。

【0030】ここでは、図6でシード層が取り除かれる ので、電解メッキでは形成できず、実際は半田ボールが 用意される。

【0031】続いて、図7に示す構造の製造方法につい て説明する。

【0032】先ず、AI電極1を有するLSIが形成さ れた半導体基板(ウエハ)を準備する。ここでは、前述 したように1層メタル、2層メタル・・のICで、例え

メタルとして形成され、ドレイン電極とコンタクトした A 1 電極 1 が 2 層目のメタルとして形成されている。

【0033】ここでは、ドレイン電極が露出する層間絶 緑膜2のコンタクト孔Cを形成した後、ウエハ全面にA 1を主材料とする電極材料、窒化Ti膜5を形成し、ホ トレジスト層をマスクとして、Al電極1と窒化Ti膜 5を所定の形状にドライエッチングしている。

【0034】ここでは、パッシベーション膜3を形成 し、この後開口したコンタクト孔Cにバリアメタルを形 成するのと違い、バリアメタルとしての窒化Ti膜も含 10 めてホトレジスト層で一度に形成でき、工程数の簡略が 可能となる。

【0035】また窒化Ti膜5は、後に形成するCuの 薄膜層6のバリアメタルとして機能している。しかも窒 化Ti膜は、反射防止膜として有効であることにも着目 している。つまりパターニングの際に使用されるレジス トのハレーション防止としても有効である。ハレーショ ン防止として最低1200Å~1300Å程度必要であ り、またこれにバリアメタルの機能を兼ね備えるために は、2000Å~3000Å程度が好ましい。これ以上 20 スクとしてCuの薄膜層6を除去する。(以上図6参 厚く形成されると、今度は窒化Ti膜が原因で、ストレ スが発生する。

【0036】また、A1電極1と窒化Ti膜5がパター ニングされた後、全面にパッシベーション膜3が被覆さ れる。パッシベーション膜として、ここではSi3N4膜 が採用されているが、ポリイミド樹脂等も可能である。 (以上図1参照)

続いて、パッシベーション膜3の表面に絶縁樹脂層 rが 被覆される。この絶縁樹脂層は、ここでは、ポジ型の感 光性ポリイミド膜が採用され、約3~5μm程度が被覆 30 ちろん省略が可能である。 されている。そして開口部Kが形成される。

【0037】この感光性ポリイミド膜を採用すること で、図2の開口部Kのパターニングにおいて、別途ホト レジスト層を形成して開口部Kを形成する必要が無くな り、メタルマスクの採用により工程の簡略化が実現でき る。もちろんホトレジスト層でも可能である。しかもこ のポリイミド膜は、平坦化の目的でも採用されている。 つまり半田ボール12の高さが全ての領域において均一 である為には、メタルポスト8の高さが全てにおいて均 ーである必要があり、配線層7もフラットに精度良く形 40 成される必要がある。その為にポリイミド樹脂を塗布 し、ある粘度を有した流動性を有する樹脂である故、そ の表面をフラットにできる。

【0038】ここでA1電極1はLSIの外部接続用の パッドも兼ね、半田ボール(半田バンプ)から成るチッ プサイズパッケージとして形成しない時は、ワイヤボン ディングパッドとして機能する部分である。(以上図2 参照)

続いて全面にCuの薄膜層6を形成する。このCuの薄

パッタリングにより約1000~2000Å程度の膜厚 で形成される。

【0039】続いて、全面に例えばホトレジスト層PR 1を塗布し、配線層7に対応するホトレジスト層PR1 を取り除く。(以上図3参照)

続いて、このホトレジスト層PR1の開口部に露出する Cuの薄膜層6をメッキ電極とし、配線層7を形成す る。この配線層7は機械的強度を確保するために2~5 μm程度に厚く形成する必要がある。ここでは、メッキ 法を用いて形成したが、蒸着やスパッタリング等で形成 しても良い。

【0040】この後、ホトレジスト層PR1を除去す る。(以上図4参照)

続いて、配線層7上のメタルポスト8が形成される領域 を露出したホトレジスト層PR2が形成され、この露出 部に電解メッキでCuのメタルポスト8が30~100 μm程度の高さに形成される。これもCuの薄膜層6が メッキ電極として活用される。(以上図5参照)

続いて、ホトレジスト層PR2を除去し、配線層7をマ 照)

次に示す工程は、図面では省略したが、配線層7、メタ ルポスト8も含めて全表面にプラズマCVD法でSi3 N4膜を被着しても良い。

【0041】これは、後の工程で形成される硬化前の樹 脂層RとCuが熱により反応する。そのためこの界面が 劣化する問題を有している。従って配線層7、メタルポ スト8は、全てこのSi3N4膜で被覆する必要がある。 このSi3N4膜は、界面の劣化が発生しない場合は、も

【0042】以下、樹脂層Rを全面に塗布した後に、当 該樹脂層Rを研磨して前記メタルポスト8の頭部を露出 させ、その上にNilOを電解メッキで約1000Å、 Aullを同じく電解メッキで約5000Å形成し、そ の上に半田ボール12を搭載する。(以上図7参照) ここで、本工程は本発明の特徴を為す工程であり、以 下、図8及び図9を参照しながら説明する。

【0043】先ず、図8(a)に示すように前記メタル ポスト8が形成された状態のウエハに対し、その裏面に ダイシング用テープ21を貼付する。そして、この状態 のまま、各チップ毎にダイシングする。

【0044】次に、図8(b)に示すようにダイシング 用テープ21を貼付したまま、金型を用いてウエハ上面 をエポキシ樹脂層Rで樹脂封止する。このとき、図示し たように各チップ間にはエポキシ樹脂が入り込み、ウエ ハ状態を維持する。従って、以降の工程では前記ダイシ ング用テープ21は不要となる。

【0045】続いて、図8(c)に示すように前記樹脂 層Rを研磨して、前記メタルポスト8の頭部を露出させ 膜層6は、後に配線層7のメッキ電極となり、例えばス 50 ると共に、ウエハ裏面のバックグラインドを行う。

る.

【0046】最後に、図9(a)に示すように前記メタルポスト8上に形成した前記NilO、Aullを介して半田ボール12を位置合わせして搭載し、リフローする。そして、図9(b)に示すようにウエハをダイシング工程により、スクライブラインに沿ってチップ毎に分割し、チップサイズ・パッケージが完成する。

7

【0047】以上、説明したように本発明では、メタルポスト8形成後のウエハ裏面にダイシング用テープ21を貼付した状態で、ダイシング工程により各チップ毎に分割する(前記テープ21によりウエハ状態が維持され 10る)ことで、ウエハストレスの影響を低減し、その状態で樹脂封止することで、従来のようなウエハストレスと樹脂ストレスによる影響で発生するウエハの反りが抑止できる。その結果、製造ラインにおける搬送エラーの発生が抑止でき、更なる大口径ウエハにも対応可能になる。

【0048】また、メタルポストの高さをより高いものとすることができ、更なる信頼性の向上が図れる。

[0049]

【発明の効果】本発明によれば、ウエハストレスの影響 20 を低減化するために、メタルポスト形成後のウエハ裏面 にダイシング用テープを貼付した状態で、ダイシングし て各チップ毎に分割し、その状態で樹脂封止させること で、従来のようなウエハストレスと樹脂ストレスによる 影響で発生するウエハの反りが抑止できる。

【0050】従って、製造ラインにおける搬送エラーの 発生を抑止でき、更なる大口径ウエハにも対応可能にな 【0051】また、反りの発生が低減するため、より高いメタルポストを形成することが可能となり、信頼性の向上が図れる

【図面の簡単な説明】

【図1】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。

【図2】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。

0 【図3】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。

【図4】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。

【図5】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。

【図6】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。

【図7】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。


20 【図8】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。

【図9】本発明の一実施形態に係る半導体装置の製造方法を説明する図である。


【図10】従来のチップサイズパッケージを説明する図 である。

【図11】従来のチップサイズパッケージを説明する図である。


【図1】




【図3】




【図2】




【図10】





【図8】



フロントページの続き

(72)発明者 高井 信行 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F061 AA01 BA07 CA10 CB12 CB13